基于6U VPX的三片XC6VLX240T 2FMC的高性能計算板卡 ? ??????板卡基于6U VPX標準架構。提供3個XC6VLX240T、2個標準FMC插槽，適用于電子對抗或雷達信號采集、回放及相關處理。載板上主要包含大規模FPGA、大容量DDR3存儲器、FMC插槽、擴展IO等。通過使用統一的高性能FMC載板扣接不同的數據接口FMC子卡的方式，可以實現不同采樣頻率、不同量化位數、不同通道數、不同信號形式的采集、回放功能模塊。高性能信號處理FMC載板的原理框圖如下所示： ? ??高性能VPX信號處理FMC載板主要技術指標如下: ? 1.設計為板載3片Xilinx V6 FPGA（可選擇只焊接1組），可選配為Virtex-6 LX130T、LX240T、LX365T、SX315T、SX475T（本系統選擇為LX240T）。 其資源統計如下表所示： Device (FFG1156) Logic Cells Slices DSP48E BRAM (18Kb) MMCMs PCI-e Interface Ethernet MACs GTXs Banks I/O Configruation Bits XC6VLX130T 128000 20000 480 528 10 2 4 20 15Banks 600I/O 43719776 XC6VLX195T 199680 31200 640 688 10 61552736 XC6VLX240T 241152 37680 768 832 12 73859552 XC6VLX365T 364032 56880 576 832 12 96067808 XC6VSX315T 314880 49200 1344 1408 12 104465888 XC6VSX475T 476160 74400 2016 2128 18 156689504 ? ? 2?.? 每組FPGA外接2組32bit位寬DDR3 SDRAM。每組512MB，讀寫時鐘 1066MHz，讀寫有效帶寬可達3GB。 ? 3.? 2片FPGA各外接1個HPC全功能FMC子卡插座，符合Vita57標準。 ? 4.? 三片FPGA各一個SRIOX4連接到SRIOwitch芯片，并連接4個SRIOX4到VPX P1。 ? 5.? 每組FPGA引出4x GTX到VPX背板。 ? 6.? 第三片FPGA引出80x LVDS到VPX背板。 ? 7.? 提供配置FPGA，用于整個系統板卡的復位控制、加載控制。外掛1組 Flash作為板卡ROM存儲器。 ? 8.? FPGA加載flash大容量1Gb，可存儲4組XC6VSX475T的加載啟動程序，加載程序選擇由CPU軟件通過配置FPGA控制。 ? 9.? 提供1組時鐘系統用于載板高速GTP參考時鐘、FPGA工作時鐘。 ? 10.? 提供調試和面板連接器，將JTAG、燈顯信號、測試IO、撥碼控制、外部Reset輸入等信號引出。 ? 11.? VPX背板提供2路RS232串口控制信號。 ? 12.? 預留IIC總線連接負責系統管理載板和子卡。